Le second thème de ce numéro de la revue 3EI, traite de l’architecture RISC-V. Théo Ballet et Anthony Juton, dans leurs deux articles, nous font découvrir le potentiel de cette architecture open-source, tant pour l’industrie que pour l’éducation. RISC-V représente une rupture avec les architectures classiques, principalement dominées par des géants comme ARM et x86. Son ouverture et sa modularité offrent des opportunités nouvelles pour la conception de circuits intégrés et le co-design. De plus, cette architecture est un outil pédagogique puissant, permettant d’introduire les étudiants à des concepts complexes de conception de processeurs tout en les initiant à des implémentations pratiques sur FPGA. Les exemples pratiques en VHDL et Verilog, présentés dans l’article de Théo Ballet, ouvrent la porte à une compréhension approfondie de la conception des microprocesseurs, tout en mettant en évidence la diversité des méthodes et des langages associés.