ERTS 2026
The ERTS conference is a unique biennial European cross-sector event on Embedded Real-Time Systems, a forum for top-level scientists with
The ERTS conference is a unique biennial European cross-sector event on Embedded Real-Time Systems, a forum for top-level scientists with
Participez à une journée thématique dédiée aux défis croisés de la transition énergétique et du numérique. À travers des interventions
GSI'25 – 7th International Conference on Geometric Science of Information Dates: October 29th-31st, 2025 Location: Palais du Grand Large, Saint-Malo,
JICABLE HVDC'25 – International Symposium on HVDC Cable Systems 📅 October 20–22, 2025 📍 Turin, Italy Jicable HVDC'25 is the
Welcome to QUEST-IS 2025 Quantum Engineering Sciences & Technologies for Industry & Services 📅 December 1–4, 2025 📍 EDF Lab,
Cette ressource, complément de la ressource L’émergence de l’architecture RISC-V [1] présente deux exemples d’implémentation d’un processeur RISC-V sur FPGA, en VHDL et Verilog, mettant en évidence la diversité des méthodes et langages permettant de le faire avec simplicité. Cette application pédagogique peut être menée avec des étudiants ayant déjà de bonnes connaissances en programmation des FPGA et en architecture des microprocesseurs. L’implémentation du processeur NEORV32 a été expérimentée par des étudiants de M2 (ENS Paris Saclay et M2 SETI de l’université Paris Saclay). Jacques-Olivier Klein propose une expérience similaire avec des étudiants de BUT 3 : https://github.com/JOKleinGe1/Module_Initiation_Riscv
Cette ressource présente l’architecture RISC-V, ses applications industrielles et l’intérêt qu’elle présente pour l’enseignement de l’informatique et l’introduction à la conception de circuits intégrés informatiques (co-design). Elle est suivie d’une seconde ressource présentant des exemples pratiques d’implémentation d’un cœur RISC-V sur un FPGA : « Exemples d’implémentation d’un processeur RISC-V sur un FPGA » [1].
Le second thème de ce numéro de la revue 3EI, traite de l’architecture RISC-V. Théo Ballet et Anthony Juton, dans leurs deux articles, nous font découvrir le potentiel de cette architecture open-source, tant pour l’industrie que pour l’éducation.
RISC-V représente une rupture avec les architectures classiques, principalement dominées par des géants comme ARM et x86. Son ouverture et sa modularité offrent des opportunités nouvelles pour la conception de circuits intégrés et le co-design. De plus, cette architecture est un outil pédagogique puissant, permettant d’introduire les étudiants à des concepts complexes de conception de processeurs tout en les initiant à des implémentations pratiques sur FPGA. Les exemples pratiques en VHDL et Verilog, présentés dans l’article de Théo Ballet, ouvrent la porte à une compréhension approfondie de la conception des microprocesseurs, tout en mettant en évidence la diversité des méthodes et des langages associés.